Авторизация

Ім'я користувача:

Пароль:

Новини

Топ-новини

Фінансові новини

Фінанси

Банки та банківські технології

Страхування

Новини економіки

Економіка

ПЕК (газ та електроенергія)

Нафта, бензин, автогаз

Агропромисловий комплекс

Право

Міжнародні новини

Україна

Політика

Бізнес

Бізнес

Новини IT

Транспорт

Аналітика

Фінанси

Економіка

ПЕК (газ та електроенергія)

Нафта, бензин, автогаз

Агропромисловий ринок

Політика

Міжнародна аналітика

Бізнес

Прес-релізи

Новини компаній

Корирування

Курс НБУ

Курс валют

Курс долара

Курс євро

Курс британського фунта

Курс швейцарського франка

Курс канадського долара

Міжбанк

Веб-майстру

Інформери

Інформер курсів НБУ

Інформер курс обміну валют

Інформер міжбанківські курси

Графіки

Графік курсів валют НБУ

Графік курс обміну валют

Графік міжбанківській курс

Експорт новин

Інформація про BIN.ua

Про сайт BIN.ua

Реклама на сайті

Контакти

Підписка на новини

Нове пакування чипів від TSMC може знизити їхню вартість — Мін-Чі Куо

17:26 12.06.2026 |

Новини IT

TSMC розробляє нову технологію пакування мікросхем під назвою CoPoS (Chip-on-Panel-on-Structure), яка може знизити собівартість виробництва чипів та покращити їхню продуктивність. Про це повідомляє інсайдер та аналітик Мін-Чі Куо.

За наявною інформацією, CoPoS використовує скляний матеріал як тимчасовий носій під час виробництва, а також інтегрує його у фінальну підкладку. Конструкція складається з трьох шарів, що має спростити виробництво великих і складних мікросхем.

Очікується, що масове виробництво чипів із використанням CoPoS може розпочатися наприкінці 2028 року. Технологія насамперед орієнтована на рішення для штучного інтелекту та високопродуктивних обчислень (HPC), де сучасні методи пакування вже стали одним із головних факторів, що впливають на вартість і продуктивність кінцевих продуктів.

Згідно з джерелами, одним із перших продуктів на базі нової технології може стати покоління ШІ-прискорювачів NVIDIA Feynman, яке прийде на зміну архітектурі Rubin.

Пакування чипів стає дедалі важливішим елементом розвитку напівпровідникової галузі. Замість збільшення площі монолітних кристалів виробники все частіше поєднують кілька окремих чиплетів в одному корпусі, що дозволяє підвищувати продуктивність без різкого зростання вартості виробництва.

Нагадаємо, раніше TSMC представила технологію CoWoS (Chip-on-Wafer-on-Substrate), яка використовується в сучасних ШІ-прискорювачах NVIDIA серії Blackwell. Саме високий попит на CoWoS останніми роками став одним із вузьких місць у виробництві чипів для штучного інтелекту.

За матеріалами: mezha.ua
Ключові теги: TSMC
 

ТЕГИ

Курс НБУ на понеділок
 
за
курс
uah
%
USD
1
44,8144
 0,1112
0,25
EUR
1
51,8592
 0,0240
0,05

Курс обміну валют на сьогодні, 09:34
  куп. uah % прод. uah %
USD 44,6381  0,08 0,18 45,1446  0,13 0,28
EUR 51,5865  0,09 0,17 52,2392  0,14 0,28

Міжбанківський ринок на сьогодні, 17:01
  куп. uah % прод. uah %
USD 44,8300  0,05 0,11 44,8600  0,05 0,11
EUR 51,8724  0,12 0,23 51,8940  0,12 0,23

ТОП-НОВИНИ

ПІДПИСКА НА НОВИНИ

 

Бізнес